<menu id="mqgc0"></menu>
  • <menu id="mqgc0"></menu><menu id="mqgc0"></menu><input id="mqgc0"><u id="mqgc0"></u></input>
    <input id="mqgc0"><u id="mqgc0"></u></input>
  • <optgroup id="mqgc0"></optgroup>
  • <input id="mqgc0"><tt id="mqgc0"></tt></input>
  • 解决方案:使用SPETRAQuest实现高速图像处理电路设计

    电脑杂谈  发布时间:2020-11-13 23:01:57  来源:网络整理

    图像处理电路_图像处理电路

    使用SPECCTRAQuest实现高速图像处理电路设计

    本文介绍了以TMS320C6701为核心的高速处理电路的PCB设计。利用Cadence的SPECCTRAQuest软件对关键信号进行仿真,确定其拓扑结构,确保信号完整性,缩短产品开发周期,降低开发成本。

    关键字:SPECCTRAQuest;信号模拟信号完整性; TMS320C6701

    简介

    图像处理电路_图像处理电路

    随着半导体技术的飞速发展,高速电路设计已成为设计电路时必须解决的问题。高速设计面临的信号完整性问题(包括信号过冲和下冲,信号振铃,信号延迟,信号串扰,接地反弹等)已成为使用传统设计方法的设计瓶颈。设计人员使用EDA软件分析信号完整性,以准确预测和消除这些问题。

    应用程序开发背景

    本文设计的高速图像处理电路是图像处理系统中的主要信息处理算法模块。高速处理器需要图像的高速,实时处理,并且是运行捕获/跟踪算法的平台。它是一个以浮点DSP芯片为中心的处理器子系统,并且选择TMS320C6701作为主处理芯片。由于DSP的时钟频率高达160MHz,并且与其相连的SDRAM的频率也为80MHz,因此有必要解决由高频引起的信号完整性问题和电磁兼容性问题。作为众多EDA工具中的领导者,Cadence软件为高性能互连设计提供了完整的解决方案。该工具涉及仿真模型验证,拓扑分析,约束生成,PCB布线和其他硬件设计链接。用户可以使用Cadence的高速仿真工具SPECCTRAQuest在接线之前预先仿真关键的拓扑结构,并根据仿真结果更改原理图设计。根据获得的更好的仿真结果,建立了一套满足性能指标的物理设计规则。将这些规则从SPECCTRAQuest导入SPECCTRA自动布线工具,并使用它们来限制PCB自动布线。接线后进行后仿真,以进一步验证接线的合理性。只有这样,才能保证关键信号的信号完整性和电路板制造的一次性成功。

    主要应用和研究内容

    图像处理电路_图像处理电路

    由高速图像处理电路完成的功能

    本文设计的高速图像处理电路用于处理成像器传输的图像,以完成对图像中目标的自动跟踪,并确保图像处理的实时性。

    此信号处理器要处理的图像大小为256×320,每个图像共有81920个像素。每个像素的灰度值由8位字节表示,共有256个灰度级。即,图像的数据量为80KB。成像器每秒采样50帧图像,这需要硬件平台在20ms或更短的时间内处理图像。经过仔细的分析和研究,选择了TI的TMS320C6701高速DSP作为主处理芯片,主频率为160MHz。跟踪算法需要更大的片外存储空间来保存图像帧数据,因此需要更大容量的高速SDRAM作为片外存储器,并且SDRAM必须以主时钟频率的1/2进行工作。是80MHz。系统框图如图1所示。

    数据和地址线拓扑结构

    图像处理电路_图像处理电路

    测定和信号完整性分析

    由于电路板需要具有高度的可靠性,抗干扰性和电磁兼容性,因此难以根据经验和技能来保证电路板的成功。 Cadence可以为从库构建,原理图输入,信号仿真,PCB设计到自动布线的整个过程提供工具。因此,我们使用Cadence软件设计原理图和PCB。

    该系统中工作频率较高的部分是DSP和SDRAM。 DSP内核工作在160MHz,SDRAM工作在80MHz。由于DSP的内部高频对其他设备没有影响,并且DSP与SDRAM之间的连接是无缝连接,因此这些信号的完整性直接影响DSP是否可以正常访问SDRAM。从图1可以看出,DSP外部存储器接口中的数据总线和地址总线必须连接到SDRAM,FLASH MEMORY和双端口RAM存储器。如果直接连接,则在使用SPECCTRAQuest仿真期间发现,无论布局如何,数据线和地址线的信号波形都不能满足要求。图2和图3分别是该设备直接连接的拓扑结构和仿真波形图。

    分析后发现,FLASH MEMORY和双端口RAM存储器需要使用CPLD解码地址线以生成控制信号,以完成对这两种类型的存储器的读取和写入,以及整个读取和写入操作。写周期长。 DSP和SDRAM无缝连接??。数据线,地址线和控制信号直接连接到SDRAM,读写周期短,这导致数据线上的信号不令人满意。因此在设计中,DSP的地址线,数据线,控制线由SN74LVCHR162245驱动,然后连接至FLASH MEMORY和双端口RAM存储器。 SPECCTRAQuest仿真表明,信号波形已大大改善。图4和图5分别是改进布局后数据线的拓扑结构和仿真波形。

    图像处理电路_图像处理电路

    通过进一步计划数据和地址总线的拓扑,从两个SDRAM反射的信号可以互相抵消。图6和图7是在改进的布局过程中,在更好的条件下数据线的拓扑和仿真波形。 ,从图中可以看出,使用这种拓扑结构可以获得更好的波形。

    到目前为止,关键的高速数据和地址信号线仿真波形非常理想。需要通过添加串联电阻(使用扫描方法选择更合适的电阻)来解决过冲大的问题。

    时钟线拓扑的确定和

    信号完整性分析

    SDCLK??是从DSP发送并连接到SDRAM的80MHz的关键时钟信号。只有保证信号的信号完整性,才能保证SDRAM的正确读写。图8和图9分别是规划和仿真波形后SDCLK??的拓扑结构。

    结论

    Cadence软件集成了原理图设计,PCB布局和高速仿真分析,可以解决设计各个方面与电气性能有关的问题。通过分析时序,信号噪声,串扰和电磁兼容性等多种因素,设计人员可以在实际布局之前针对系统的时间特性,信号完整性和EMI进行最佳设计。

    这一次在设计高速处理器的过程中,使用了仿真工具SPECCTRAQuest以获得更好的结果并确保电路板制造一次性成功。根据仿真得到的合理拓扑结构设计的电路板可以正常工作。避免使用传统电路设计方法的瓶颈,仅依靠设计者的经验来确定关键信号的布线和拓扑结构,并等待PCB的最终生产来确定信号的质量。在布线之前使用仿真结果,您可以直接更改原理图设计并选择相应的布局和布线规则。这样可以节省设计成本并缩短产品开发周期。


    本文来自电脑杂谈,转载请注明本文网址:
    http://www.pienmashup.com/a/shumachanpin/article-333091-1.html

      相关阅读
      发表评论  请自觉遵守互联网相关的政策法规,严禁发布、暴力、反动的言论

      热点图片
      拼命载入中...
      重庆彩票